MOSFET-fysica

Klassieke opbouw van een MOSFET

We beginnen met hoe een MOSFET lange tijd werd opgebouwd:

MOSFET
Tegenwoordig bestaan er ook FinFET en tri-gate van Intel. Daar is meer over te lezen op Wikipedia.

Materialen

Intel heeft de volgende materialen gebruikt in hun afgelopen processen:
Onderdeel 250/180 nm 130 nm 90/65 nm 45 nm
Interconnect aluminium koper koper koper
Gate poly poly poly metaal
Oxide SiO2 SiO2 SiO2 high-k
Kanaal Si Si strained Si strained Si
Alhoewel de M in MOSFET voor metaal staat, werd voor de gate al sinds vrij lang geleden polysilicon (polykristallijn silicium of kortweg poly) gebruikt.

Om lekstroom tegen te gaan zijn bij het 45nm-proces twee materialen vervangen. Voor het oxide wordt in plaats van het gebruikelijke siliciumdioxide (SiO2, beter bekend als glas) een materiaal met een hogere k-waarde ingezet; voor de gate zelf, terug van weggeweest, weer een metaal. Zie The high-k solution op IEEE Spectrum voor een zeer heldere uitleg over deze "grootste wijziging in transistorontwerp sinds eind jaren 60".

In de metaallagen met de interconnecties werd voorheen aluminium gebruikt, maar tegenwoordig koper, wat een betere geleider is. Daarmee kunnen de verbindingen kleiner en energiezuiniger zijn. Gepaard hiermee werd ook het isolerende oxide tussen de verbindingen vervangen. Eerst werd daar ook siliciumdioxide toegepast, maar in combinatie met koper materialen met een lagere k-waarde (low-k). Hier is het juist wenselijk de capaciteit tussen de verbindingen en daarmee crosstalk te verkleinen.

Ten slotte wordt in het kanaal tegenwoordig ook een ander materiaal gebruikt dan eenvoudig silicium, namelijk "strained silicon", wat bestaat uit siliciumgermanium (SiGe). Dit heeft een hogere μ, wat voor een grotere drainstroom en daarmee hogere snelheid zorgt (zie de formule hieronder).

Lekstroom

Het steeds kleiner schalen van transistoren maakt het mogelijk steeds complexere ontwerpen te realiseren en steeds hogere snelheid te halen, terwijl ze minder energie verbruiken. Lekstroom gooit echter enig roet in het eten.

Het statisch vermogenverbruik van CMOS wordt bepaald door lekstroom. Twee componenten zijn subthreshold leakage en quantum tunnelling (het kwantummechanische tunneleffect). Het eerste is een stroom door het kanaal als de transistor eigenlijk uit hoort te staan. Dit komt door het steeds lager worden van de thesholdspanning. Het tweede is een stroom door de gate en komt door het steeds dunner maken van het oxide onder de gate.

De gate en het onderliggende substraat (bulk) kunnen als vlakkeplaatcondensator worden gezien. Voor de capaciteit daarover geldt:

vlakkeplaatcondensatorvergelijking


Waarbij κ de relatieve permittiviteit van het oxide is, ε0 de permittiviteit van vacuüm, A het oppervlak van de gate en d de dikte van de oxidelaag.

Deze capaciteit zorgt voor de basiswerking van de transistor. Het veld moet groot genoeg zijn om het kanaal eronder te inverteren en daarmee een geleidend pad te creëren. Bij het schalen wordt A steeds kleiner, wat jarenlang werd gebalanceerd door ook de oxidelaag steeds dunner te maken. Daarmee blijft de capaciteit toch groot genoeg. Met een dikte van enkele nanometer is de laag echter nog maar enkele atoomlagen hoog en loopt er een steeds grotere lekstroom door de gate als gevolg van tunneling. De truc die nu wordt toegepast is een materiaal inzetten met een hogere κ, wat toestaat een dikkere oxidelaag te gebruiken (zonder een te kleine capaciteit te krijgen).

Zie ook de Wikipedia-pagina over high-k.

Vermogen vs snelheid

Een fundamenteel compromis tussen vermogen (stroomverbruik) en snelheid werd hierboven al genoemd: De lekstroom zal het kleinst zijn als de thresholdspanning hoog is. De beste snelheid is echter te halen als de thresholdspanning laag is. In standard cell libraries zijn daarom altijd verschillende varianten van poorten beschikbaar met een lage, gemiddelde en hoge thresholdspanning (LVT, RVT/SVT, HVT). De LVT-varianten kunnen dan gebruikt worden voor kritische paden, terwijl voor de rest RVT of HVT wordt genomen.

Naast het statische vermogenverbruik is er ook nog het dynamische. Dat wordt bepaald door de benodigde stroom tijdens het switchen. Blijft de ingang van een poort gelijk, dan wordt er geen stroom verbruikt, maar verandert hij van 0 naar 1 of vice versa, dan zijn er twee stroomcomponenten. De kleinste is de (kortstondige) kortsluitstroom doordat de NMOS en PMOS beide geleiden; het grootste deel wordt gevormd door het volgende.

Als de uitgang van een poort verandert, dan zal hij de load die aan de uitgang hangt moeten op- of ontladen. Nemen we bijvoorbeeld een inverter die aan een andere inverter is gekoppeld. Als de ingang van 1 naar 0 wisselt, gaat de PMOS bovenaan geleiden en moet hij de uitgang naar het 1-niveau zien te krijgen. Daarvoor moet de load aan de uitgang opgeladen worden, waarbij er stroom via de PMOS aan de voeding wordt onttrokken:

laden


De load wordt gevormd door de capaciteit van de verbinding/interconnectie en de ingangscapaciteit van de aangesloten gate(s). Deze ingangscapaciteit wordt niet zozeer bepaald door de capaciteit over het oxide, maar meer door CGS en CGD.

Het dynamische vermogen van een CMOS-circuit wordt gegeven door:

dynamisch vermogen


Waarbij α de switchingfactor is, f de frequentie, Cload de gemiddelde load en UDD de voedingsspanning.

Dit geeft een aantal punten om het vermogen omlaag te brengen:
  • De voedingsspanning verlagen. De trend is dat bij elke nieuwe procesgeneratie te doen.
  • Een lage frequentie gebruiken. Tegenwoordig kunnen processoren van Intel en AMD hun frequentie on-the-fly aanpassen om minder te verbruiken als ze niet veel hoeven te doen (zie ook CPU throttling op Wikipedia).
  • Kortere interconnecties en kleinere transistoren helpen om de load te verkleinen.
  • De hoeveelheid switching is te beperken door clock gating en gating van andere signalen toe te passen.
Naast stroom kost het laden en ontladen ook tijd, wat voor de propagation delays van poorten zorgt. Een manier om de (ont)laadtijd te verkorten is de drainstroom vergroten. De drainstroom wordt gegeven door:

drainstroom


Waarbij L de gatelengte is, W de gatebreedte, μ de mobiliteit van de ladingsdragers in het kanaal, Cox de oxidecapaciteit per oppervlakte-eenheid, UGS de gate-sourcespanning en UT de thresholdspanning. Dit is de drainstroomvergelijking voor het saturatiegebied.

Aan deze vergelijking is te zien dat een hogere thresholdspanning voor een kleinere drainstroom en daarmee een lagere snelheid zorgt. En in processen voor low power is de gatelengte groter, wat hetzelfde gevolg heeft.

Laatste update van deze pagina: 12-03-2018